FPGA 순차 논리 회로
사용 툴 : Xilinx Vivado 언어 : Verilog HDL 보드 : Zybo z7-20 SR 래치(SR Latch) module SR_latch( input S, input R, output Q, output Qbar ); nor (Q, R, Qbar); nor (Qbar, S, Q); endmodule D 래치(D Latch) module D_latch( input D, E, output Q, Qbar ); wire Dbar, S, R; not (Dbar, D); and (R, E, Dbar); and (S, E, D); SR_latch G (.S(S), .R(R), .Q(Q), .Qbar(Qbar)); endmodule D 플립플롭(D Flip Flop) module D_flip_flop( ..
FPGA 조합 논리 회로
사용 툴 : Xilinx Vivado 언어 : Verilog HDL 보드 : Zybo z7-20 반가산기(Half Adder) module half_adder( input X, input Y, output S, output C ); xor (S, X, Y); and (C, X, Y); endmodule 전가산기(Full Adder) module full_adder( input x, input y, input cin, output s, output cout ); wire ws, wc0, wc1; half_adder G1 (.X(x), .Y(y), .S(ws), .C(wc0)); half_adder G2 (.X(ws), .Y(cin), .S(s), .C(wc1)); or (cout, wc0, wc1); en..
PCB Elevator
※회로도의 구성은 직접 설계한 것이 아니며 PCB 과목은 평면구조 or 계층구조 설계, 라이브러리 사용법, 부품 만들기, 부품 배치, 배선 및 속성 설정, Footprint 입력, Anotate, Design Rule Check, Netlist 작성 등 OrCAD Capture의 사용법과 부품 심볼 만들기, Outline, 부품 배치, 배선, Copper Area, DRC 체크, SILK 정리, Gerber and Drill 파일 생성 등 OrCAD Allegro의 사용법 다루는 것을 익혔습니다. 주요 부품 ATmega128 7-Segment * 6 MAX232E : 외부연결 수신기 커넥터, 기본 제공 라이브러리 주요 부품 BUZ : Buzzer 소리 Motor : Elevator 동작 IR : 적외선 ..
